stacked 工艺中文一般叫堆叠工艺，核心是把多层结构芯片元件或者组件在垂直方向叠合起来，和传统平面布线的工艺思路不一样，它主要解决平面布局面积不够带宽不足功耗偏高的行业痛点，现在广泛用在存储芯片处理器传感器功率器件这些产品上，按照叠合方式互连方式和封装形态区分，可以分成裸芯堆叠晶圆堆叠中介层堆叠混合键合等主流大类，不同 stacked 工艺在精度成本散热良率上差别很大，选型的时候要结合产品密度需求信号频率散热条件还有量产预算来挑选，很多新手容易把堆叠工艺和普通多层 PCB 混为一谈，本质区别是 stacked 工艺是芯片级或者器件级垂直集成，不只是电路板层压，理解这个核心差异之后再去看各个细分工艺，就能明白每一类 stacked 工艺适用场景和技术难点。
主流 stacked 工艺分类
裸芯堆叠工艺
裸芯堆叠也就是 Die Stacking，把多颗独立切割好的裸 die 垂直叠放，层和层之间使用焊线或者微凸块实现电气连接，这是最早成熟的 stacked 工艺，常见应用是多层 NAND 闪存手机处理器配套存储，优点是工艺成熟开发周期短，单颗 die 可以挑选不同功能芯片混合堆叠，缺点是焊线会占用侧面空间，叠层数量上限不高，高层堆叠的时候信号延迟变大，层间散热压力明显上升。
晶圆堆叠工艺
晶圆堆叠也就是 Wafer to Wafer 堆叠，在还没有切割成裸片的整片晶圆上直接对准键合，之后再切割成单个封装单元，属于整片对整片的 stacked 工艺，优势是对位精度很高，一次可以同时完成大量单元互连，量产效率高，适合同规格同尺寸晶圆之间集成，比如图像传感器和逻辑芯片堆叠，局限是两片晶圆必须尺寸匹配，如果其中一片晶圆有坏点，切割之后整个单元报废，良率损失会被放大，不同尺寸晶圆很难直接做 wafer to wafer 堆叠。
中介层堆叠工艺
中介层堆叠也就是带 Interposer 的堆叠，在垂直叠层芯片下方增加一块高密度布线中介层，所有叠层芯片的信号都先引到中介层，再通过中介层向外扇出到封装引脚，属于带转接基板的 stacked 工艺，主流有硅中介层有机中介层两种，硅中介层布线密度更高适合高速信号，有机中介层成本更低适合中低速场景，优点是可以把多颗大尺寸芯片并排再加垂直堆叠，大幅提升互连带宽，缺点是中介层本身增加材料成本，整体封装厚度上升，高频下中介层寄生参数需要额外仿真优化。
混合键合堆叠工艺
混合键合也就是 Hybrid Bonding，是现在新一代高密度 stacked 工艺，不需要凸块，直接把铜焊盘和绝缘介质层面对面直接键合，铜铜互连加上介质层同步结合，互连间距可以做到微米级甚至亚微米级，互连密度远高于凸块方案，适合先进 HBM 高性能计算芯片，优势是互连密度高寄生电容低信号速度快，缺点是对晶圆表面平整度洁净度对位精度要求极高，设备昂贵，量产良率爬坡难度大，属于高端 stacked 工艺。
TSV 通孔堆叠工艺
TSV 是硅通孔工艺，英文全称 Through Silicon Via，是 stacked 工艺非常关键的互连基础工艺，并不是独立封装形态，它是在硅片内部制作垂直导电通孔，让上下层芯片可以穿过硅衬底直接连通，裸芯堆叠晶圆堆叠很多都搭配 TSV 使用，没有 TSV 的 stacked 工艺大多只能依靠侧面焊线，TSV 打通垂直通道之后，叠层数量可以做的更多，信号路径更短，是 HBM 这类产品核心技术，难点是通孔填充应力控制，铜填充之后容易产生硅片翘曲。
扇出型堆叠工艺
扇出型堆叠也就是 Fan Out Stacked，属于无基板堆叠方案，不使用传统引线框架和基板，重新布线层 RDL 直接在塑封体内实现叠层芯片互连，把芯片垂直堆叠之后向外扇出引脚，属于先进封装类 stacked 工艺，优势是整体封装轻薄，成本低于硅中介层方案，适合消费电子小型器件，缺点是布线密度上限低于硅中介层，超高带宽场景性能不足。
各类 stacked 工艺对比表
工艺名称 互连方式 对位精度 量产成本 典型应用
裸芯堆叠 焊线微凸块 中等 较低 多层闪存 手机存储
晶圆堆叠 整片键合 很高 中等 图像传感器 逻辑晶圆集成
中介层堆叠 中介层布线加凸块 高 偏高 HPC 芯片 多芯片集成
混合键合 铜铜直接键合 极高 很高 HBM 高性能处理器
TSV 堆叠 硅通孔垂直导电 高 偏高 HBM 3D 芯片
扇出型堆叠 RDL 重布线 中等 中等 消费电子小型封装
选型核心要点
第一 带宽需求决定是否需要 TSV 或者混合键合，如果只是简单多层存储，裸芯堆叠就足够，如果是 AI 芯片 HBM 这类超高带宽场景，优先选择带 TSV 的混合键合 stacked 工艺
第二 散热是 stacked 工艺最大限制因素，叠层越多热量越难向外导出，高层 stacked 工艺设计阶段就要提前做热仿真，必要时增加散热通道或者降低叠层数量
第三 良率和成本平衡，混合键合性能最好但是投入很高，中小批量产品优先选择成熟裸芯堆叠或者扇出型 stacked 工艺，避免成本失控
第四 尺寸匹配约束，wafer to wafer 堆叠要求两片晶圆尺寸一致，die to die 裸芯堆叠对 die 尺寸限制更宽松，设计前期就要确认芯片版图是否匹配选定的 stacked 工艺
【常见问题】
问题 1 stacked 工艺里面 TSV 是不是单独的堆叠类型
回答 1 stacked 工艺里 TSV 属于垂直互连核心技术，一般作为配套技术搭配其他 stacked 工艺使用，很少单独作为完整堆叠封装方案，HBM 这类产品就是 TSV 搭配晶圆堆叠和混合键合共同实现的 stacked 工艺。
问题 2 stacked 工艺和普通多层 PCB 工艺有什么区别
回答 2 stacked 工艺属于芯片级垂直集成，是裸片晶圆之间直接键合垂直互连，普通多层 PCB 是电路板层压布线，属于基板加工，这是 stacked 工艺最核心的本质区别，两者加工对象精度和应用层级完全不一样。
问题 3 混合键合为什么是目前高端 stacked 工艺首选
回答 3 混合键合不需要凸块，铜铜直接键合可以实现更高互连密度更低寄生参数，信号传输速度更好，所以 AI 算力芯片 HBM 这类高端产品会优先选用这款 stacked 工艺，但是它对洁净度和对位设备要求很高。
问题 4 stacked 工艺叠层数量可以无限增加吗
回答 4 stacked 工艺不能无限增加叠层，随着层数上升散热应力翘曲良率都会快速恶化，每一种 stacked 工艺都有叠层上限，设计时需要结合热仿真和良率数据确定合适层数。
【免责申明】
本文内容为 stacked 工艺通用技术科普整理，不同厂商不同代际设备参数工艺窗口会存在差异，具体工艺参数良率指标以原厂技术文档和实际产线验证结果为准，本文仅作技术参考，不构成工艺选型投资或者量产落地的保证。
